Con el primer procesador Zen 4c «Bergamo», que se espera para la próxima semana, AMD está profundizando en su bolsa de trucos y está creando cosas increíbles. Porque en lugar de neutralizar explícitamente los cachés, como se suponía anteriormente, se implementan opciones del fabricante por contrato TSMC que permiten una solución muy completa.
AMD comprime 16 núcleos con exactamente los mismos cachés en el formato disponible anteriormente para 8 núcleos. Lo único con lo que no crece es el caché L3, que sigue siendo de 32 MB en el CCD; en realidad, es la mitad aquí por núcleo. Sin embargo, dado que AMD incluye un 33 % más de núcleos en el procesador al final, la caché L3 solo cae de 384 MB con Génova con 96 núcleos a 256 MB de caché L3 con Bergamo y 128 núcleos.
El hecho de que 16 núcleos y 32 MB de caché L3 en Bérgamo ocupen 72,7 mm² es bastante sorprendente, dado que AMD en realidad especificó 66,3 mm² para ocho núcleos y 32 MB de caché L3. Esto se consigue en la misma fabricación N5, donde lo igual nunca es lo mismo. Porque hay algunas optimizaciones que lo hacen posible en primer lugar. Pero también un compromiso aquí y allá, por ejemplo, TSV, que siempre se integraron en el caché L3 apilado en el diseño anterior de Zen 4. Esto no sucedería en Bérgamo, sino que por el contrario libera espacio.
Las oportunidades para hacer un chip más pequeño y empacar todo más apretado son limitadas, pero existen. El primero es no dejar que el reloj del chip sea demasiado alto: esto es exactamente lo que se usa en Bérgamo, entre otros. TSMC se centró en esto cuando presentó las cinco tecnologías N3, pero el gráfico también muestra en la curva N5 que siempre hay una opción entre más potencia o un área mucho más pequeña. Las líneas en cuestión se alinean con puntos que también aborda TSMC, incluso el N5 puede ser mucho más pequeño aquí que otro producto N5 sin perder mucho en velocidad.
Pero eso por sí solo no es suficiente: el núcleo real se ha rediseñado por completo y todas las cosas que contiene se han reorganizado. En lugar de parecer un poco desordenado, el núcleo ahora está diseñado para ser más lineal. Mirando el gráfico, el espacio central, incluida la memoria caché L2, se ha reducido casi a la mitad. Mirándolo en detalle, hay una proporción negativa de alrededor del 35 por ciento, pero algunas partes ya se han reducido a la mitad en términos de área. El uso de celdas SRAM 6T nuevas y mucho más pequeñas en lugar de 8T también ayuda aquí, y ese desarrollo es gracias a TSMC.
imagen 1 de 2
AMD combina ocho de estos pequeños núcleos con 16 MB de caché L3 en un CCX y los conecta a otros CCX para formar un CCD. Eventualmente, ocho de estos CCD se pueden encontrar en el procesador de Bergamo, el chip de E/S en el medio es idéntico al de Génova, al igual que todos los parámetros, como los controladores de memoria, PCIe 5.0 y todo lo demás. Y esto es exactamente lo importante, porque no es necesario adaptar el software y el zócalo del procesador SP5 es totalmente compatible.
imagen 1 de 2
En última instancia, está la cuestión de si AMD no podría simplemente haber agrupado 12 CCD en un solo paquete, como Génova, para habilitar directamente el Bergamo de 192 núcleos. Aquí, sin embargo, no por el momento, el paquete es ahora el factor limitante. Sin embargo, las lecciones de la primera generación de diseño c se aprenden rápidamente, por lo que los 192 núcleos ya adivinados en Zen 5c deberían ser posibles.
Se espera que Bérgamo sea parte de «Centro de datos y estreno de la tecnología de IASe ha presentado, y los últimos rumores han confirmado dos modelos.
